FPGA开发教程：[3]开发一个与门程序

1、打开quartus，新建空白工程，保存工程，为工程添加空白verilog文件，并根据module名字保存文件。

2、在verilog文件中，编辑输入与门程序，两个输入，一个输出，要符合verilog的语法规范。

3、先进行一次编译，如果出现错误，就检查修改，如果没有错误，会弹出提示，并给出compilatio report。警告可以不用考虑。

4、点击assignments 菜单，选择pin planner，编辑输入引脚，通过原理图，我们选择两个连接按键的引脚作为输入，一个连接led的引脚作为输出。在pinplnner界面中，将node name拖到相关引脚中即可。

5、选择file--close，回到quartus界面，选择programmer，进行程序的烧写下载。

6、将电脑硬件和pc连接起来，可以hardware setup检查。然后start，通过右上方的进度条就完成了下载。可以在开发板上面看到下载的演示效果。